Testchip för SHA-3-finalisterna

För några dagar sedan meddelade forskare vid Center for Embedded Systems for Critical Applications, en del av ECE-labbet på Virginia Tech, att dom färdigställt ett testchip som implementerar finalisterna i hashtävlingen SHA-3.

Kretsen NIST SHA-3 ASIC @VT är tillverkad i en 130nm-process från IBM med cellbibliotek från Artisan (numera en del av ARM). De algoritmer som implementeras är de fem SHA-3-finalisterna BLAKE-256, Grostl-256, JH-256, Keccak-256 och Skein512-256. Dessutom inkluderar kretsen en referensimplementation av SHA-256. Layouten på kretsen ger en bra bild av kostnaden i hårdvara mellan de olika kandidaterna:

Layout av SHA-3-chipet

Layout av SHA-3-chipet

Blake ser ut att vara den algoritm som är närmast SHA-256 i storlek och Gröstl sticker ut som klart mest kostsam. Nästa steg är att se vilken prestanda algoritmerna ger. Tidigare resultat har visat att speciellt Keccak varit riktigt effektiv i hårdvara. Det viktiga är att den blivande SHA-3-algoritmen helst skall ge minst samma prestanda som SHA-256 i hårdvara och dessutom kosta lika mycket eller mindre. Som det ser ut just nu är det ingen kandidat som är billigare i hårdvara.

För den som är nyfiken på testchipet finns det ett datablad att läsa. Det finns även komplett källkod och utvecklingsprojektfiler för att implementera samtliga kandidater i andra omgången (som ledde fram till NISTs uttagning av de fem finalisterna) i FPGA-teknologi.

Kommentera

E-postadressen publiceras inte. Obligatoriska fält är märkta *

Följande HTML-taggar och attribut är tillåtna: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>